Xilinx FPGA DDR存储接口开发
时间：12-13
整理：3721RD
点击：
1. 熟悉Xilinx的FPGA Artix-7系列
2. 有FPGA DDR2 or 3存储的接口设计经验
3. 时间充裕，良好编码风格
站内联系。
2. 有FPGA DDR2 or 3存储的接口设计经验
3. 时间充裕，良好编码风格
站内联系。
DDR3有直接的软核啊，有独特的需求要自己写么？
IOB区域有用于内存接口的专用功能，但不对外开放的，纯自己写不一定简单。
建议写点实际项目方向，这个ddr pcie之类的都用烂了，单单说这个没啥竞争力吧
肯定是编写应用逻辑
现在哪还有人自己写控制器