微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 硬件电路设计 > 硬件电路设计讨论 > 体验下jlc的贴片服务

体验下jlc的贴片服务

时间:12-13 整理:3721RD 点击:

 嘉立创可贴装元器件型号表_版本号v1.0.xls.xls

 第三期嘉立创SMT物料清单--20161014初定稿.rar

贴片回来了,见附件。效果蛮好的,还把焊盘上打了过孔导致可能产生问题的地方用标
签标注了出来。
可惜器件种类不够多,很多地方还是得自己贴...
最后附上kicad导出JLC贴片数据的脚本。这个脚本一开始产生的数据是有问题的,和jlc
工程师协商了2次之后才搞定~
https://gist.github.com/lvsoft/d01e82b21fa15e2fa4d7c4adf3c1c6a3#file-
export_coordinate-py

这是啥好玩的,有俩RF?右上是433M吧
左下的U12是NRF24L01吧,这个立创不会没货吧。。。
以及RP1、RP2是0603x4吧,U10是NUP2201之类,也都没贴?

右上是nrf24E01,我好不容易找了个地方扣个usb dongle出来~
这次我只贴阻容感,ic不考虑~
0603x4都不考虑~
主要是怕出问题先慢慢来~
目前的导出脚本也只导出阻容感,并且封装必须是0402-1206范围内的。

商业eda,mentor和cadence家的直接都生成这些数据,不需要自己折腾

我怎么觉得芯片越大越好焊
0402太累,
要是0402的在外面机贴,回来还能再回流焊大芯片就完美了。

纯体验吧 这贴的也太可怜了
不如找个小焊接场,阻容全部委托给他

可以啊 你问问厂家背面锡膏的温度就行了
本来板子都是进两遍炉子的

这种包工包料的模式最适合lv总

只能把背面贴了,而且背面贴了以后,背面的芯片就不太好回流了。

我被cadence的自带封装坑过不止一次,信不过。
而且能生成数据和能生成jlc能接受的数据中间还有点步骤要走,多多少少还是要折腾的。

自己搞主要工作量就是这些小阻容...
芯片自己手工贴下就行了~

我一般就做一块板子玩玩,找焊接厂没意义啊~

感觉你的板子还是有点儿傻大傻大啊,
封装密度不够。

给你介绍个简单的验证封装的办法,好多年前,打板很贵的时候,一旦封装错了损失惨重,看过前辈用了一招解决封装结构问题,把PCB1:1用纸打印出来,用芯片网上贴,可以完全杜绝封装尺寸问题。

用过这方法,但是pcb软件-打印机貌似不是1:1,需要调一下

re
我现在cadence的封装全部都是自己做的。
开源:
https://github.com/tomzbj/fpm_skills

北京这边有小厂 样板也接 稍微贵一点  比起时间来 都不算钱

是的~

晶体不错,下回试试。
调试线太贵了。等普及了再说把。

报告。链接打不开。请上传附件,多谢。

打不开应该是墙的问题吧。

 export_coordinate.py

https://raw.githubusercontent.com/apeng2012/apeng-kicad/master/tools/markcomp/markcomp.py
这个脚本是在 lvsoft 生成bom和坐标程序上改的。
先在脚本上设置要找的器件mark_val = "0.1u",运行脚本,在输出的pcb文件的Fab层对应器件的位置标注小圆圈。算是半自动的,输出打印还要进入kicad选择打印。还要找其他元件重复上面的步骤。每个器件一张纸。焊接时找器件就方便多啦。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top