问个差分信号匹配电阻的问题

请教一下高速LVDS差分信号电阻匹配的问题，设计中是用FPGA管脚配成LVDS信号，
用作输出和输入。
输出信号见图上部，经过170欧电阻和2只120欧电阻网络输出到外部，由LVDS接口信号
级联接收。
外部LVDS接口信号，经100欧和2只300K电阻网络输入至FPGA。
目前当LVDS芯片级联数量不多时，信号正常，当级联数量多了，信号会失真，问一下
目前电阻匹配的是否正常，另外FPGA管脚信号是不是先加一级驱动再输出好些？目前是
直接输出。

1、在FPGA内部直接signal_out = singal_in是很不好的做法，
至少要加一级时钟驱动的ff，或者用serdes变一下。
2、FPGA的差分输入一般用100欧端接就行了。管脚内部集成了上下拉电阻。
3、FPGA的io standard设置成lvds18、25或者33，具体看你的bank电压。
4、多接收端可以用lvds bus。速度稍微慢一点儿，但是消耗资源少。

多谢，还想确认一下，
“在FPGA内部直接signal_out = singal_in是很不好的做法”指的是什么，不是
很明白，图中上面start_transfer0_n/p是FPGA输出I/O，经过电阻后接到外部LVDS
芯片对应端口上；下面data_out0_n/p是外部LVDS芯片端口，经过100欧电阻，连接
到FPGA上。其中start_transfer0_n/p是FPGA输出I/O，start_transfer0_n0/p0是
LVDS（并联）输入I/O，data_out0_n/p是LVDS（并联）输出I/O，同时也接在FPGA
端口上。还望指教。
后部LVDS芯片是多组并联使用（多个PCB），板间用导线连接，并联超过8个后，信号
不稳定，您说的lvds bus是有总线芯片吗？

fpga的 lvds是点对点的。
如果你在FPGA下游有多个lvds接收设备，需要用lvds bus。
建议你用多对lvds做点对点连接。

lvds bus 是协议配置的？还是有专用芯片操作？
点对点不好做，因为下游的lvds接收设备数量不定：（

有分发芯片，1to10，单向

请告知型号，谢谢!
一对多1MHz的LVDS信号能直连吗？最多允许多少个接收设备？