关于差分信号和单端信号速度的问题
时间：12-12
整理：3721RD
点击：
前不久，在TI的文档上看到，单端信号和差分信号的速度不一致。
在布线时需要考虑这点，请问哪位大牛有计算过么，何种方法。
在布线时需要考虑这点，请问哪位大牛有计算过么，何种方法。
这得很高的频率才需要考虑吧，速度很高时，大多用差分线，不用单端的。
当差分单端都能用时，频率顶多四五百兆（我见到的，更高速的可能也有），
时序一般很宽松，不用考虑那么点线长差别
在DDR3，DDR4的信号中，差分和单端信号都有。
有人知道如何考虑这种因素么？
DDR3的电路设计过，没考虑这种因素，结果能用
关键是同组信号的误差，不同组之间要求不严格，
一般都有布线指导
哪篇文档，可以给出参考下么?