用电阻分压来获取2.5V幅度的125MHz时钟可行么？
工作电压是2.5V的125Mhz晶振不太多，现在想使用3.3V输出的125mhz晶振，在靠近负载端
（以太网控制器）用电阻分压的方法来获取2.5V幅度的clk，这种方式可行么？
如果不可行的话，还有啥其他好的办法么？
多谢指教..........
※ FROM: 219.143.80]
※ 来源:·水木社区 http://www.newsmth.net·[FROM: 219.143.80]
不能
为什么不能呢？
可否详细指教一下，多谢！
靠近输出端容易，靠近负载端难，取决于你trace长度了。
直接连说不定能用
理论上是可以的，建议仿真看看
找个电平转换buffer芯片，ti肯定有，我用过延时3ns内的
左边那个22R怎么做的阻抗匹配？
用MEMS晶振，有2.5V电平的，Si8009。
可行。
2.5v的有源晶振多的是。
都是直接接的，用得好好的，125M时钟实际摆幅还没有3V，再加上2.5V的IO一般都能容忍3.3V，根本就不需要分压
这样做的后果就是一致性不好。
你给电源上串电阻么，那只能说你勇敢了。。。
10uF瓷片电容是哪儿买的。。。
哦，0805的贴片陶瓷电容
我和你一样，胆子太小
这个胆子小 有什么典故？
对于量产来说，几千个只够一个最小包装的。。
就是说 无知者无畏。。
low-voltage logic IC family VCX/LCX/LVX Series, 5-V logic VHC Series and Mini-MOS TC7MA/MZ/MH Series (ultra-small package version of the VCX/LCX/LVX/VHC Series) have
an input circuit without a protection diode to V CC and
therefore input voltage higher than the supply voltage
(up to 3.6 V for the VCX Series and 5.5 V for the LCX/LVX/VHC Series) can be
applied.
These level shifters provide level shifting from a higher level to a lower level.
临时用可以(电阻太小了),但不建议设计用,阻抗不匹配,波形失真.
嗯哪。这个方式可行呢。
不过美中不足的是对于频率高的clk，可能速度不够哦。
我查了 sn74lv1t125 ，号称可以达到50Mhz
多谢各位大侠的指教！
TI有速度更快的level shifter；不过level shifter更适用于high <-> low双向的场
合，像你这种3.3->2.5的单向，用general clock buffer就可以了；
另外，如果找不到125M 2.5V的晶振，也可以直接用TI的programable clock，input用
一个便宜的crystal，output 125M @2.5V
基本上各大clock厂家都有这种clock synthesizer，支持晶体或者参考时钟输入，高频、低抖动输出。