问个方波上升沿的问题
lvttl 3.3v电平
发生一个10k方波
请问方波的上升沿下降沿是多少？看手册没找到指标。
cpld io经过一片74lv245芯片，转换为ttl 5v逻辑，上升沿会变为多少？245片子同样没找到上升沿下降沿指标
去趟黄庄买俩东西半个小时就测出来了
要是楼主没有足够快的示波器, 就得买仨东西了... >_<
有没有测过的说一下。
有什么简单的办法可以减小上升沿时间吗？比如加一个简单的缓冲逻辑芯片。
你为啥要减小上升沿时间?
有需求，上升沿3ns。
另一端负载的特性是啥? 空载3ns和接一电容3ns完全是俩概念.
负载可以不考虑
我猜你没有明白自己在干嘛. 负载不考虑的话, 那你要这么快的上升沿干嘛...
没有描述清楚。
首先，cpld发生方波，10khz 3.3v lvttl电平
然后，经254芯片，转换为5v ttl电平
再经buf芯片，输出。
其实我是需要一个整形芯片，将5v ttl的方波上升沿提高到3ns，再驱动buf芯片。
buf芯片的输入端，作为负载，可以不考虑器4特性。
@h2feo4
不可能，手册看的肯定不仔细
基本上只要考虑最后一级的沿
没准儿楼主的最后一级buffer是模拟的
cpld 245芯片的手册都看了
没找到关于上升沿 下降沿的指标
最后一级buf是模拟的，没错。
那只能是太笨了，恕我直言
真的很笨，聪明人多指点。
看来一款芯片SN74LVC16T245的手册，从头到尾没看到有关输出上升沿下降沿的时间参数。
t_rise, t_fall之类呗，这一家的手册上没有你就找另一家的手册
啥？
http://www.ti.com/lit/ds/symlink/sn74lvc16t245.pdf
.9
多谢。请教这款芯片 输出的上升沿和下降沿是多少？
是真傻？还是装傻？
不会搜 rise， fall啊。。
不懂别装懂。
讨论的输出的上升沿和下降沿。
你就认为输出≈输入就可以了。
输出的摆率跟负载情况有关, 所以不好标吧.
可以用输出电流估算。
.9
一般手册里面会注明测试条件的，pf, 10%-90%，mA, V什么的？
嗯.
那也得知道另一边负载的特性. 所以楼主说负载可以不考虑, 我说他不明白.
对于芯片的输出，只有输出的电流Io 以及 传输的延迟，
具体上升下降沿的情况，跟负载以及阻抗匹配有关系的。