微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 硬件电路设计 > 硬件电路设计讨论 > XilinxV4加载时间太长

XilinxV4加载时间太长

时间:12-12 整理:3721RD 点击:
已经修改了generate programming file属性中的时间为最小值,可是加载时间还是有四五秒,对我而言时间太长了,还有哪部分没有主要到要设置的呢?

啥加载方式?Passive serial?改成并行的试试?要想加载时间短,得付出代价,
配好一点的CPU或者并行的配置芯片。

大容量的做pcie卡么?

正解

接口方式不对,考虑并行,改CCLK频率,不知道Virtex4是否有compress。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top