微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 硬件电路设计 > 硬件电路设计讨论 > 并口的40pin排线串扰问题

并口的40pin排线串扰问题

时间:12-12 整理:3721RD 点击:
目前两个板之间用40pin排线传输21路单向UART,波特率2Mbps,通信会出错,去掉一半,把排线上线间距离增大一倍,正常了。是否是串扰?普通IDE的40pin排线单位数据线速率能到多少呢?
补充一下,线很短,6cm左右,单端LVTTL电平,没有时钟,信号是挨着的,看了下IDE并口3-18是数据线,也是挨着的。

8bit/Byte * 33MByte/s / 21 = 12.5Mbps
不行的话必然是使用不当,包括但不限于串行通道太多,位置安排不当,时钟不同步。

单端还是差分信号啊?

线有多长?是RS232电平还是TTL电平?

加些GND隔离

尽量让各个串口信号之间用地线隔离。
如果没有隔离,串口速度越快,互相之间的干扰越大。
或者,你可以降低传输速度试试。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top