请问FPGA的输出LVTTL信号15Mhz能否传输经过0.5米长？
也想过中间经过LVDS来传输信号，但这样带来了功耗的代价很大。
没问题，
想象一下老软驱，硬盘的线。
时钟频率15Mhz有点高，不知道会不会有EMC之类的问题，害怕这样的方式干扰设备板上的模拟部分。
这种方案风险太大，为啥不考虑485，can之类的方案呢？
以前做过一个电机的脉冲驱动，脉冲频率1MHz左右，通过2米长的传输线，
在线另一端测量输出波形，那信号质量惨不忍睹啊。杂波和振铃幅度太大了。
15MHz，得考虑好每条线的匹配电阻，即使这样，俺还是不建议这样构建系统。
软驱的数据传输率在变频调制的时候，ST506最大只有625kB/s的传输率，
老硬盘的IDE接口从ISA接口转出，而ISA的时钟在7-10MHz之间。
IDE接口是16位数据总线，数据传输速率最快的DMA方式是16.6MB/s，
折算下来，每根线大概也只有8MHz的速率。
UDMA100? 每线50Mbps。
迈拓曾经推出UDMA133，每线66.7Mbps。
80线40针硬盘线。
从ATA到UDMA, 增加了40条线，这些线全是地。改善了数据传输质量啊。
re，所以后来80线普及了，应该是信号之间插入地线。
目前8个ADC所在的设备端没办法放置MCU之类的控制器，所以也就无法通过总线来传输。
我前面说用LVDS，也是用差分线来传输ADC的SCLK/CS/DATA线，在设备端再转换成单端信号来控制ADC。
呵呵，
高速单端信号线，本来就应该考虑回流路径啊。
即使是PCB上走线，也应该保证线下方的地回路的完整性。
柔性板上的线缆，可以在数字信号之间插入地。不知道这样半米长还是否可行？
差分线相对质量会好些，但杂波和振铃依旧很大。
俺说的那个脉冲输出的，在差分方式下大概能到1.5MHz, 2米。
再高就不能看了。
最好做双层柔性板，底层全为地，信号之间也用地隔离。
这样可能会好很多。但俺没这么做过，不能保证啊。
而且最要命的还是时钟信号和数据线之间的同步，IDE接口不带时钟的。
看着玄乎。
柔性版复杂一些的还可以提供参考平面
代价太大了
多长？线是什么结构？