ADC性能
时间：12-12
整理：3721RD
点击：
自己画了一块高速AD板子，AD指标为1G,现在板子工作在700M就采样失真，请教大家应该检查电路哪个方面？
老实说这种版图问题 最难查，你最好照着推荐的参考设计做。
对画板子没信心就多搞几层。
用的哪家的片子？ 失真是有错码还是谐波失真？ 如果是错码有可能是AD跟后续电路接口没做好
高速AD灰常难调啊，最好的解决办法就是完全按照datalist去办。
用的E2V的片子，其实性能还不错，就是测到地上有时钟信号泄漏。不知如何能减小时钟泄漏
at84ad001？板子没做好吧，时钟要供差分的，是板上源还是外加源？ 板上源的话注意晶振、pll退耦，外接源如果有时钟泄露那真是板子没做好。个人意见
呵呵，果然是高手，外部时钟源，地上有-45dbm的时钟泄露。模拟地和数字地用的单点连接，会不会由于时钟电路和信号电路物理距离太近了。
慎用地单点连接
.32
我就不贴Henry Ott的那个老文章了.
这个吧？
那一般模拟地和数字地如何处理
有没有清晰点的版本，这个看着费劲啊
这个还要看你泄露是怎么测试的，怎么定义这个泄露，是否保证了时钟通路和信号通路的信号完整性。太近的话中间有接地的金属隔开一般就没问题了，如果有条件可以做电磁场仿真。
分成两派吧。adi的文档和e2v的文档都提倡ADC的数字地和模拟地采用一整块。不用在画地沟了。现在的高速ADC的PCB趋势主要是这个，强调地平面的完整性更重要。
可以增加地平面的层数。时钟附近增加接地保护线。增加芯片去耦电容。
锁相环部分增加去耦处理。