微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 硬件电路设计 > 硬件电路设计讨论 > 请教,powerpc的上下电时序如何实现

请教,powerpc的上下电时序如何实现

时间:12-12 整理:3721RD 点击:
freescale的power PC, 要求,上电顺序3.3V--1.4Vcore, 下电顺序,1.4Vcore--
3.3V。应该怎么做?如果能够不要求下电顺序,或者下电也是3.3V--1.4Vcore,很好实
现。
我目前想到的是用一个单独供电的廉价单片机来控制时序。开发板上是用cpld来控制的。
还有一个方案是在1.4V上单独加一个手动开关。电源上电后,3.3就有了,再手动给1.4v
上电,断电时反向操作。
但是这两个方案都不满意。求大家帮忙出个主意。

弄两个max809串

809怎么串?
一号的/rst输出给2号的Vcc?2号的/rst给1.4V的使能?不能这样用啊。即使能用,只
是让1.4V比3.3晚上电240ms*2。但是无法实现下电顺序的控制。

参考开发板的设计电路吧

单片机,CPLD,热插拔芯片都可以完成上电时序。
下电时序就不用管了。。电压越低的掉电越快。

找几个mos搭搭不就行了

二极管

rc delay加放电回路控制时序
两级的上电时序就用cpld或单片机。
大部分主板上intel CPU PCh n级的上电时序都能用rc delay弄出来。

no  很多芯片对下电时序是有要求的,不能不管。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top