HSUL-12驱动电路如何设计

在板级需要驱动一对DIFF-HSUL-12模式的FPGA pin，是一个250MHz的时钟。在我的板子上已经有一个250MHz PLL，VCO输出是+/-250mV的小信号正弦波。
我想用这个VCO驱动这个1.2v（Vref=0.6v）的时钟。
怎么样设计驱动电路比较好！

FPGA pin脚支持2.5v LVDS输入，所以可以用LVDS的buffer. 问题变得简单了一些！