微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 硬件电路设计 > 硬件电路设计讨论 > 利用pspice仿真运放功能时发现利用vac和vsin得到的结果不一致

利用pspice仿真运放功能时发现利用vac和vsin得到的结果不一致

时间:10-02 整理:3721RD 点击:

在利用pspice仿真过程中发现的一个问题,利用Vac扫频时和利用vsin做时域仿真的结果不一致,求大神帮忙分析一下![attach
]659240[/at
tach][attac

h]659239[/attach]

大哥,你运放接成正反馈了,运放饱和了。

谢谢,居然把负反馈接错了,表示很无力啊

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top