微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 硬件电路设计 > 硬件电路设计讨论 > 求助综合遇到的问题!万分感谢!

求助综合遇到的问题!万分感谢!

时间:10-02 整理:3721RD 点击:
line#      906: Warning: In design 'command_reg', port 'data_in[65]' is not connected to any nets. (LINT-28)
line#      924: Warning: In design 'Read_control', cell 'C1803' does not drive any nets. (LINT-1)
line#     1888: Warning: Verilog writer has added 7 nets to module RFID6C using SYNOPSYS_UNCONNECTED_ as prefix.  Please use the change_names command to make the correct changes before invoking the verilog writer.  (VO-11)
综合时遇到这三种warring真么意思?如何解决?
刚学综合,还望高手指教!谢谢

小编解决了吗?我也遇到了最后一个warning

路过看一看

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top