Layout中差动，current mirror的问题

顶起来，看有没有了解这个。

影响电压差~

layout 上一般 想到不外是 match layout
但是其實還有些如果 mos  排放是否同方向
另個比較長看到是 current mirror 其實如果分很多分流 branch出去
每個都會有 mimatch 在
而且 如果 pmos -> NMOS  -> PMOS
或是 低壓 mos  去 mirror到高壓 去都會
還有一點是 mos 本身要達到 current source
對idea的 source 來說是 impedance 要很大  
但是 mos  rout 除非 cascode 否則不算大 ,
另個問題是 isub 的影響
很多hi volt mos 如果 vds 跨到某電壓 會有 isub curent
偏偏某些spice model 是沒有包含到 isub simulation
而且simulation 和 real device 還有差異 不小
如果 isub  和 current 相比
那誤差就多了 ..

返回路径问题，要记着每个电路都必须是个回路，所以一个信号沿着一根导线传输的话你得考虑电流沿什么路径回到发送端。

current return path ,一般是　加　ｍｏｓ　ｃａｐ

very good

offset吧…沒畫好OFFSET就大一點…

suibiankankan

Don't exact understand your question. Current mirrors in differential amplifiers serve as bias as well as loads. Ideal layout improves matching which in turn helps reducing offset voltage. That's the main goal for generic OTAs. Of course there will be a whole different set of requirement if your differential circuit has its own special requirement such as high speed or low power.