微波EDA网，见证研发工程师的成长！

首页 > 研发问答 > 硬件电路设计 > 硬件电路设计讨论 > 请教关于建立时间

请教关于建立时间

时间：10-02 整理：3721RD 点击：

我现在在调一个全差分运放，里面有共模反馈环路，环路的相位裕度也有68度，增益有121db，但是整个运放外加反馈电阻之后，达到共模反馈稳定电平需要很长时间，请问这是跟什么有关，这种稳定时间是小信号的建立时间吗?主要是跟什么有关啊?

上一篇：请教：地线上引入的噪声如何抑制
下一篇：求助：三层电梯控制器电路图（急需）

集成电路 IC设计电子工程师硬件设计电子电路设计半导体相关文章：

栏目分类

热门文章

Copyright © 2017-2020 微波EDA网版权所有

Top