微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 硬件电路设计 > 硬件电路设计讨论 > 输入输出端出现相位差的原因

输入输出端出现相位差的原因

时间:10-02 整理:3721RD 点击:
运放输入输出端出现相位差的原因是什么?有什么方法可以用来消除或是减小相位差?

内部电路问题

换运放,

先看看输入输出信号是否符合预期的值,除了相位之外

符合,就是随着频率的增加,相移越来越大。
相移到了180的时候是产生自激的一个条件吧??所以我想减小相移,再说如果相移了的话,也可以说是波形失真了吧?

换相移小的

这不是换不换芯片的问题,我想知道的是产生相移的原因是什么?

内部电路有延时啊!

哪怕一根导线高频都有很大相移。

不可能完全没有延时相移的吧?

有是有,但是用什么方法来消除或是减小相移呢?

我觉得先找一下是什么原因,如果电路中有电抗元件,那不可避免要有相移的;再者运放使用的时候,当下降到-3DB时,已经偏移了45度;从另一个角度讲,这也不能算失真,y(ta)=Kf(ta-tb)是满足无失真传输系统的,时间差可能导致相移,我是这么认为的 。

通常是电路中容性环节的影响。

恩,谢谢

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top