微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > PCB设计学习讨论 > ALLEGRO PCB 的约束规则问题

ALLEGRO PCB 的约束规则问题

时间:10-02 整理:3721RD 点击:
问:我现在有3组net,a1/a2/a3,b1/b2/b3,c1/c2/c3。现在需要同组之间的各种间距使用default即可。而不同组中间的各种间距需要特定设置,请问应该如何在constraint manager中设置。
答:用约束规则里的Class-Class功能。先把每组都设置为一个net class,所用的C set采用需要与其他net保持的间隔的Cset。然后在class-class中,对每个组各创建一个class-class,每个class-class中都只包含自己,然后将class-class中的C set设置为defualt即可。
以上就是方法,具体操作没有细致写。有需要的可以在这个帖子说

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top