pads9.5 logic导入layout网表的时候出错
时间:10-02
整理:3721RD
点击:
求助怎么解决。
我看这提示不是已经提示你应该怎么进行操作了吗?
不知道大侠们现在休假没。给你呼叫看看。@dontium @cat3902982
是不是 在原先导入的文件里面再倒入了一遍ASIC文件!
建立库时增加层,将使元件所在的层与文件对不上号。PADS可以增加层,但不能删除已增加的层----- 我问过很有经验的人说,也没办法。
---------- 重新再建元件库,层的定义不要动它!
我的库曾有从别人那里导入的,有些用的增加层后的元件,我直接把它删除了,不要它。
但是操作里找不到相对应的设置,所以才弄不会
我不太明白说的是什么,麻烦说详细点
那我这个要怎么做呀版主,你有碰到过这个问题么
这个问题遇到过。要反把PCB也改成和元件库一样的层结构,要么把元件库改为和PCB一样的层结构。
我去看了百度 把层设置为最大层,问题解决了,不知道这样对不对 不过是能导入过去了,没有用你的这种方法
是不是你画封装的时候,设置过层?
最大层一般能导入,不过也遇到了不能导入的时候,重新在建了一次原理图