PCB布线1（差分线）

布差分线时，两条线的长度要尽量的一样长、两条线的间距要尽可能的近，两条线要保持平行，越早平行越好。那么，如何走平行线呢？有两种方法：两条线走在同一走线层，两条线走在上下相邻的两层。不过，一般是走在同一走线层。

下面是有用的资料：

1> 对于只有一个输出端的时钟信号线，如何实现差分布线？

要用差分布线一定是信号源和接收端也都是差分信号才有意义。所以对只有一个输出端的时钟信号是无法使用差分布线的。

2> 接收端差分线对之间可否加一匹配电阻？

接收端差分线对间的匹配电阻通常会加, 其值应等于差分阻抗的值。这样信号品质会好些。

3> 为何差分对的布线要靠近且平行？

对差分对的布线方式应该要适当的靠近且平行。所谓适当的靠近是因为这间距会影响到差分阻抗(differential impedance)的值, 此值是设计差分对的重要参数。需要平行也是因为要保持差分阻抗的一致性。若两线忽远忽近, 差分阻抗就会不一致, 就会影响信号完整性(signal integrity)及时间延迟(timing delay)。

顶层和底层的线不要平行，垂直最好。原因也不太清楚，估计和干扰有关。

跟AD送时钟的时候用过差分时钟，但是当时没考虑考虑这么多，直接两根线平行走，接收的端输入前加了56欧的电阻。今天看了这个，很收益

这帖子该搬到PCB版块呐

设计过一些板子，走过很多差分走线，知道该怎么布线差分走线，但是不很清楚的知道原因，现在明白了