关于sdram布线

请教一个问题 关于sdram布线 要跑到166MHZ,数据线等长 地址线等长 这个数据线的长度和地址线的长度之间有何约束?

控制信号和clk长度和数据地址线长度之间又有何约束

在下愚見：

小於20mm的線完全不必在乎等長

关注中

DING

这个问题好象很多人都问过了啊.

数据,控制信号和地址信号一样和CLK保持时序约束关系.SDRAM应该为共同时钟方式,所以长度需要控制在一定范围内.

关注中

data +-50mils Add +-100mils,即可！

我觉得这个取决你的芯片。看看DATASHEET上面有没有提。

我也要问这个问题，比如ddr 的数据线和地址线之间就有长度约束 ，clk更是有要求，一般要比dqs线长比如（700mil以上），不能超过一定值比如（1200mil）,想知道sdram在这些线长上有什么具体要求呢?

我测过一个硬盘上的SDRAM时钟，160M，表面上看，没走等长线，但离得很近，

zhege hao

貌似没有看到详细的解释，学习中 。