高频线阻抗控制的问题
我刚画了一块电路板，其中有一对差分线是1.2GHz的，当时资料上说要求此差分线阻抗应为50欧，可是我根据各个参数算，要达到50欧我的线宽必须为100mil（太粗了根本画不开），或者板子做薄，大概是0.4mm，问问厂家好像做不了，后来就走的线宽20mil，板子厚为1.5mm，这样算下来特性阻抗Z0为110欧左右，不知这样做出来，会对信号有什么影响?请各位大侠指教！
差分阻抗50欧姆也太难为人了吧?你确定是差分50欧还是单端50欧?差分50欧，单端大概要25到30欧！如果你的板子只有两层就没法子了。如果真的要求50欧而你给他110欧一般是不行的。感抗太强而容抗太低，眼图会严重失真，上升和下降沿拐弯的地方可能会和掩模重合。
不好意思,是差分线每根的传输线阻抗为50欧,我做的是两层板,计算按微带传输线的阻抗计算公式算的.它要求50欧我却给了它110欧是不是会阻抗不匹配,反射振玲现象很严重?我的板子已经拿去做了,110欧的阻抗是变不了了,请问有没有什么好的方法对此改善一下.请大侠指教！
差分对每根50欧姆地话，那么差分阻抗大概是90欧姆左右。你110欧姆地阻抗到厂家后也是可以调整地，赶快和他们联系让他们调整线宽、间距就可以了。
可以调整终端电阻来匹配阻抗。这样可能能改善反射但信号幅度就受影响了。
还有可以在差分线上面贴一层铜箔来减小阻抗。通过调整铜箔与板子表面的间距，中间垫不同厚度的绝缘材料，来尽量匹配阻抗。这种办法在当你调试原型板而且线不长的时候还值得一试。
阻抗50欧,线宽要100mil,即使跟厂家联系,在板子上也走不开了.
dazhu_woo大侠,你的意思是第一种方法,采用端接改变器件的输入/输出阻抗以与线路阻抗110欧相匹配;第二种方法是在差分线上贴铜箔,加垫不同厚度的绝缘材料,此时我再按微带线(Microstrip)：Z0= [87/(Er +1.41)**1/2]ln5.98h/(0.8W+t)的公式计算时,绝缘层的厚度还要考虑原来板子的厚度吗?还有贴的铜箔还要与别的地方相连吗?
我的1.2GHz的差分线是agilent的serdes芯片和光模块之间的一对差分连线
学习中，增长见识
看样子你的板子是两层了。两层的板子要做50欧的线几乎是不可能的。唯一的办法是问老板再要两层。：）Mission Impossible?顶层与第二层做近一点就能达到50欧的阻抗（当然还是要算）。
我的第二个办法是应急用的。只是为了不浪费你的第一版。后边真的量产还是要解决这个阻抗问题。具体计算因为底层相对较远因此可以用扁平微带线的公式计算。具体实施的时候要根据眼图来调整，最好有NetworkAnalyzer就可以直接知道阻抗了。
第一个法子是说调整在差分线上的termination resistor。不知道你具体的termination的方法。目标就是在保持偏压不变的条件下使这个termination的等效电阻接近你的实际差分阻抗。
最重要的一点。按理说SerDes的输出应该是差分信号。差分线的差分阻抗并不是简单的两倍于单端线的阻抗。也许你的SerDes不需要差分布线。但速度应该达不到1.2G。有点奇怪。
我所用的serdes是hdmp系列的芯片,其最高速度可达1.5Gbit/s,电平输出为pecl电平,后面的光纤收发器也是pecl的电平.采用的短接是戴维男并联端接.
hehe, good！
最常见的配置。不过我还没见过不匹配阻抗能工作的。对不起让你失望了。
如果你想在1.5Gbps获得理想的误码率最好还是按要求匹配阻抗吧。
如果不能匹配阻抗，即使能勉强工作，恐怕也一点都没有jitter冗余了。如果另一端有一个敏感的CDR就疯掉了。：）
个人建议加两层。彻底解决阻抗匹配问题。
danzhu_woo的意思就是做四层板,四层的分布顺序为地层,微带层,电源层,信号层,让微带层与地层拷靠近一些以至达到所需阻抗?那我现在的两层板是不是就费了,没有挽回的余地吗?
呵呵，要是有4层的话，用TGPB吧。T和B走线。差分的微带线尽量保持在T。HR4的介质6MIL左右厚。用7MIL线宽/8MIL间距/7MIL线宽走在T应该在100欧姆的差分阻抗左右。堆叠如下：
LAYER Thickness
-------------------------------------------------------------------------
TOP 1/2 oz SIGNAL/DIFF PAIR. DIFF PAIR 7/8/7 Zo=100 OHM
PREGREG 6 MIL
GND 1 oz GROUND
CORE 45 MIL
PWR 1 oz POWER
PREPREG 6 MIL
BOT 1/2 oz SIGNAL
建议用软件算一下阻抗。MicroStrip和StripLine的阻抗算法不同。既然板子已经到了这个速度，装个HyperLynx之类的东东在设计的时候模拟一下还是蛮有用的。至少不用因为阻抗的问题浪费一板。
你的这一板至少可以用于其它部分电路的验证啊?但是要量产的话还是再做一板吧。
我现在是做实验，明天就拿到板子了，先调试看会有什么结果.
用传输线试试吧！
我的视频光纤传输的两层板已经调试好了，传输效果还可以。因为速率太高1.3G，没有那么高速率的示波器，所以那对差分线上的信号我没用示波器测，反射振铃等情况无法看。现在老师说让改成四层板试一下，看传输效果会不会更佳。 想问danzhu_woo大侠几个问题。
1。 四层板顺序为TGPB，T层是不是既可以走微带线也可以走其他信号线?
2。中间两层分别走GND和PWR，是不是其他什么信号线就都不走了?
3。若表贴器件放在T层，它的需接gnd的管脚是通过埋孔还是通孔连接?
谢谢！
小编你没有做过PC主板吗?一般PC主板采用的TPGB的结构，（和danzhu-woo说的有点区别）TOP和BOTTOM层走线，P为电源层，G为地层。其中P和G层是不能走其他信号的，但是在P层中可以划出地来给信号参考。看你电源分布怎么样了，要是比较多的话，就参考PC主板的TPGB的结构，要不用danzhu-woo说的TGPB结构，因为差分信号一般最好不要打via，在T中布线而且要参考地。
另外这种四层板的结构只存在微带线的吧，不会有带状线，因为信号没有上下2个参考面。不过走嵌入式微带线应该可以，不过偶没有见过。还有，表贴元件的gnd脚当然是打孔接到地了。
不知道我说的对不对，欢迎高手指教。
谢谢，xiangyu123。不好意思我是个新手，第一次画四层板。我是说由上层到GND是用盲孔还是通孔?
哎，真是服了你们这些老师学生了，就四层板也要用盲埋孔，说不定孔的费用都要占了一大半了！如果你的差分线要走在T层的话，最好用TGPB好些，还有你的差分线到底是单端50还是差分50啊，怎么看你前后的叙述不一样啊！怎么可能会有差分线走到100mil的，而且还是那么高频的信号！好好考虑一下。觉得照你第一版的做法很难保证质量的！
是单端50欧。前面说的100mil我是根据微带线公式Z0= [87/(Er +1.41)**1/2]ln5.98h/(0.8W+t) 计算出的。Er为4.4,h为57mi（做板子的厂家告诉我他们的板厚一般为1.5mm，铜线厚18um）18um＝0.78mil，Z0＝50欧的话得出T就是为100mil左右。我也很纳闷怎么会这么宽，请各位老师指点一下，谢谢！
如果是单端的话就差不多了，差分做100欧的阻抗！至于线宽间距我想你还是不用操心了，叫厂家给你去弄吧，因为公式只是一个抽象的东西，各个厂家控制阻抗的方法和经验都不一样，不可能按你的公式结果来操作的，你可以把你的要求提给厂家，叫他们给你相应的模板！差分100欧应该很容易做的，阻抗保证了之后，问题应该解决了一半了，其他就是细节问题了，比如danzhu_woo大虾说的匹配的问题就很重要，防止过多的反射和振铃；至于过孔，虽然有寄生效应，但是一根线上不超过2个还是可以满足的，3.125G的serdes信号我也打了过孔了啊！呵呵，其他关于数据信号等长的要求你还是参考你的datasheet吧，不差太多都不会有太大的问题！还有注意时钟和电源的处理！datasheet应该对电源纹波有要求吧，稍微留心一下。其他的各位大虾补充吧！
谢谢563318！我还有疑惑，当时做两层板时虽然计算是100mil，可由于我的片子的差分输出管脚的间距才0.8mm，若要走100mil宽的线，走不开，就走了15mil宽。根据差分线15mil宽算出微带线单端阻抗都达100欧左右了，这样阻抗都不匹配了，为什么传输效果没受什么影响呢?
你刚才不是说了单端50，差分100欧的阻抗吗?不知道你怎么会计算出线宽要100mil的这个结果！?这个结果是很可怕的，可以这么说，除了电源地线外，不会有什么信号线会需要这么宽的，况且还是高速的差分线！顶多5-6mil就差不多了，你还是问一下加工你pcb板的厂家吧，你跟他们说这些差分线要做成差分100欧的阻抗，问他们有什么解决方案，当然是针对你的下一版说的，他们会给你一个很全面的建议的（包括叠层，我建议你最好加到4层，对你的高速信号有好处）；至于你的上一版，你不是还没有测serdes信号吗?即使没发现什么问题，但是这个上面绝对是一个隐患！做板要看结果更要看过程！
我也觉得很怪，可我就是根据微带线公式Z0= [87/(Er +1.41)**1/2]ln5.98h/(0.8W+t)，其中Er为4.4,h为57mi（做板子的厂家告诉我他们的板厚一般为1.5mm，铜线厚18um，所以介质层厚度h＝1.5mm－2×0.018mm）t＝18um＝0.78mil，Z0＝50欧 计算出的呀。不可能算错了吧，我都算了好多遍的。而且Agilent的技术支持发给我一个算微带线阻抗的小软件，用这个算也是100mil。
FR4的4层板~TPGB~结构，走差分线线宽大概是5mil→Z0=60ohm，Zdiff=100ohm。
如果要单根Z0=50ohm的话，走7mil线宽就可以了，不过这样的话Zdiff大概就是80左右。
你还是问一下厂家吧，这些公式只是概念的东西，近似的东西，问一下厂家比较好，也是正确的途径！计算的结果只能作为参考，毕竟做板不是你做！
问厂家是一个比较实际的方法，可是为什么公式算出和实际的会差这么多。我想把算微带线阻抗的那个小软件发上来，让大侠们帮我看一下各参数的意义。将该压缩文件释放到c盘根目录即可。
?
我上次的板子也在纠结阻抗。学习中