微波EDA网,见证研发工程师的成长! 2025婵犲痉鏉库偓妤佹叏閻戣棄纾块柟杈剧畱缁狀垶鏌ㄩ悤鍌涘04闂傚倸鍊风粈渚€骞栭锔藉亱闁绘劕鎼粻顖炴煥閻曞倹瀚�07闂傚倸鍊风粈渚€骞栭锕€绐楁繛鎴欏灩缁狀垶鏌ㄩ悤鍌涘 闂傚倸鍊风粈渚€骞栭銈傚亾濮樼厧娅嶇€规洑鍗抽獮鍥敆婵犲應鍋撻崸妤佺叆闁绘洖鍊圭€氾拷濠电姷鏁搁崑鐐哄垂閸洖绠伴柟缁㈠枛绾惧鏌ㄩ悤鍌涘
首页 > 研发问答 > 信号完整性分析 > 信号完整性分析讨论 > 第一次做高速板,六层,请指教

第一次做高速板,六层,请指教

时间:10-02 整理:3721RD 点击:

我现在在做GPS的板子(以前只画过双面板),板层分布是S1、GND、S2、S3、3.3V、S4,S2和S3走的基本上全部是SDRAM的等长线,请问这两层不走线的地方可以覆地吗?有什么好处和坏处?

 

其实你画的六层板已经把两块大平面安排好了(GND,3.3V)!

所以没有必要再在S2,S3层铺地了!

纯属个人鄙见!

谢谢楼上的兄弟!如果我铺地呢?会有什么后果?有更好的EMC特性还是反倒更差?信号线周围铺上地步是更好吗?

如果你的板子比较薄,S2,S3层空白区可以铺一些铜,防止板翘。如果板子比较后就没有必要了。当然,如果你的等长线速度比较高的话,需要考虑阻抗匹配的问题,铺铜需要慎重

请问楼上的,powerpcb中有没有简便的方法,设置等长走线的长度.

谢谢各位了!

LZ的板子4层就够了吧,6层浪费了

S2,S3层空白区可以铺一些铜,仅仅是防止板翘吗,难道就没有屏蔽,防止EMI的作用嘛?

如果S2,S3层布线少,S2,S3层空白区可以铺一些铜,可以防止EMI,增加板子的平衡。

另外,你的高速信号布线在哪一层?

回楼上的兄弟,因为这个信号线比较多所以S1、S2、S3、S4四个层都布有高速信号线

你的高速信号是否需要阻抗匹配,因为阻抗匹配计算有相应的参考地,不能随意再铺地!

我的看法跟10楼一样.阻抗匹配要考虑参考地的选择.

我是做PCB线路板的,需要的请加我Q号:279357398

邮箱CB29928776@163.COM

ky 

什么叫防焊啊?

undefined

阻抗匹配是怎么回事?

pcb叠层不太合理嘛

我也非常想知道

请高手赐教

不推荐覆铜,会影响阻抗的。

请问17楼的怎么样的叠层设计才合理呀

应该是S2是GND,S3是3.3V

想请个大师把这个问题解释清楚啊

把S3做成GND相对更好一下,相对于更合理的层叠分配

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top