微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 信号完整性分析 > 信号完整性分析讨论 > 请教:关于阻抗

请教:关于阻抗

时间:10-02 整理:3721RD 点击:

我是PCB板厂工程师,从业时间不算短,可是对于阻抗的理解相当肤浅,实际操作中只是照猫画虎。收集了一些资料,包括IPC2141,但由于专业所限(我学的是会计专业),对于复杂的公式、艰深的理论一窍不通。希望各位前辈先进们指点迷津,谢谢:

1,
单端阻抗和差分阻抗

问题一:当两条平行的信号线相距多远会认为是两组单端阻抗而不是一组差分阻抗?

问题二:同样的条件下,单端阻抗和差分阻抗是怎样的关系?比如,前者是否为后者的一半?

2,
普通阻抗和共面阻抗

问题一:当信号线距同一层的GND多少是才会认为是共面阻抗而普通阻抗?换句话说怎样区分普通阻抗和共面阻抗。和介电层厚有无关系?

很多时候一条阻抗线左右4mil内全是连续的大铜块。请问阻抗线距同一层GND至少多少才可避免对阻抗的影响?

3,
阻抗线长度

很多资料上讲,阻抗线长度与阻抗值无关。那么,对于TDR测试仪是否有影响?如线长10inch?0.003in呢?

4,
阻抗值

客户要求单端阻抗150欧姆,很罕见。

问题一:实际运用中,单端、差分阻抗控制极限是多少?(也就是上下限)

问题二:TDR能测试的范围又是多少?

5,参考层,

比如一个8层板,3层、4层各参考2、5层做50欧姆阻抗,但3/4层阻抗线均有相邻层密集走线,请问对阻抗有无影响?

阻抗

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top