四层板如何布下2片SDRAM，求拓扑结构

如题，想用一片FPGA带2个SDRAM（TSOP-86封装），又不能用6层板。

时钟、地址、控制线共用，如何实现等长?是因为SDRAM速度慢，延迟容限很大，所以能布开?

还是只能采用菊花链拓扑?

初学仿真，还望多多指教，谢谢！

同问~~ 希望高手讲讲清楚啊

呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵好

其实使用t型拓扑，或者你正反贴兜可以，还有sdram不需要等长，这点我可以确定，因为我做的都没有等长，都能跑起来。其实我也计算过时序，基本在300-400mil左右时没问题的