SDRAM等长走线？

小弟，近来用AT91RM9200做了个板子，在画SDRAM走线时不知道怎莫办?

上网看啦些资料，发现说法不一，地址线与控制线等长，时钟线与数据线等长；还有的说全部等长；

到底哪一种好啊，可我发现如果全部等长的话，实现起来有点困难，地址线与数据线的长度差距有要求吗?

另外我用的是HYNIX的133MHZ内存片子，但我实际跑得速度也就60M那样子，PCB线的长度最大可以画多长，不会出现传输效应！怎莫计算?

地址信号和时钟信号有时序关系，时钟信号和选通信号有时序关系，选通信号和数据信号有关系。
所以，深究起来，地址和数据信号之间是有内在的联系的，但是这个联系不是很严格，原则上可以不用全部等长。至于长度多少，这个没有具体数据，主要还是看信号之间的长度关系。

你的SDRAM可以两边对称贴（这样可以不用再串电阻匹配了），尽量靠近主芯片，这是很重要的（其他的FLASH 网口芯片关系不大），先走时钟线（走哪层不限），其他的所有线都要略比其长（控制在100MIL左右），问题不大，我画过几块，都是一版成功，不是X86板，不用太紧张。再者，差分始终要控制在50mil误差内。

兄弟,60M的时钟,随便连都没有问题啦.

时钟比数据长点就行，其它不用管都可以。才60M，没事；要是133M的，600M的还不疯掉啊?

9200才60mhz随便搞。

SDRAM根本用不着关注等长的问题。

如果接两片且地址公用的话，地址走T型，大致差不多就行。

以前，我搞的DSP＋2SDRAM跑133M左右，做过N次，从没有出过问题。

谢谢！各位，我现在把长度控制在300MIL以内，就等板子做出来啦

关注中！

最好是简单计算一下时序的，时钟到CPU和SDRAM的长度不一定是等长的，需要看时序是否可以让他们等长啦。Interfacing SDRAM Devices to the MPC8280 at 100 MHz  这篇文章说明了这个问题

总的来说如果是公共时钟，到了133M还是需要考虑时序问题的，而且公共时钟能跑到166M的板卡就很少了，主要是因为时序的影响。如果是源同步信号，如DDR2,DDR3等，原则上等长就OK，但还是有很多要注意的，因为速度高了。

尽量靠近，只要线长不差太多，对于60M的9200布通后一般不会出现问题

关注中！

clock 和data/addr 间<300mil

data间<400mil

addr <250mil