DDR设计中地址线的要求为何不如数据线严格？

为何在很多设计中，强调DDR或者是DDRII的的数据线的严格等长

而对地址线的要求却不如数据线严格呢?

对于一般的DDR interface中，Address是公共时钟系统的信号（CLK是Address的clock），不是源同步信号。而且也不是Double Data Rate的，Address要比Data的数据率要小一倍。

多谢指点。