请教DDR布线该如何开始？(内存条）

第一次布ddr，请各位指导一下（我用的是powpcb5.01）

ddr布线有什么要注意的地方，是不是只要等长就可以了，还是有其他的要求。

一般那些等长线是如何开始布起的?

用powerpcb的布线器设计的话难度是否很大?

等长线方面要注意那些方面?

先弄清楚是否所有的数据线要等长还是每一组等长

一般先布时钟线，再布其它的！

是内存条的等长线。

有四个32M的RAM组成的内存，里面的等长线很多。

一般都是组内等长，不过都是要以控制信号为参考。

数字线组、地址线组、控制线组之间是否也有个等长问题?MDATA与DQS、DQM是否是一组的。

如果六层板的话，分层是不是TOP、GND、SI、SI、POWER、BOTTOM?

走线有没有什么技巧?

请问有没有什么设计的例子可以提供参考一下，能说一下具体在设计过程的步骤、注意事项、要求等

一般来说data会和dqs先做等长，而所有的dqs会和clk做等长～是互相牵制的～

commend同样

以下是引用姚澜在2005-1-13 9:16:57的发言：一般先布时钟线，再布其它的！

时钟线是不是要在中间层走?

佩服高手们。

DDR2的话以clock为基准，ADD线都要小于clock，data线和clock匹配在一个长度之内，一般是最长和最短的data线相加除以2得到clock的值，再画ADD线

DDR3的话data和clock没有关系

数据线之间的长度关系，数据线和DQS之间的长度关系，数据线和时钟之间的长度关系，到达同一DIMM的时钟之间的关系

还是先把DAtasheet读读清楚吧

呵呵，正在找这方面的资料，各位高手有没有推荐的资料?

了解DDR的时序,你就知道等长规则了.

CLK用来锁地址,控制线,所以他们之间相互等长

DQS用来锁数据,所以DQS,DQ,DQM等长.\

这只是等长约束,更重要的是直线的结构,网上英文资料太多了,中文的大多不行,请看英文.

去

www.micron.com

地址线间是否需要等长?