问问过来人，133M的SDRAM数据线间距设多少？

线宽5mil，不用说了，相信大家一般都是这个值。而线间距（线边缘之间距离），我设的是6mil，用HyperLynx仿真发现串扰大极了，达到800～900mV，吓人呀！

此外，大家都做SDRAM的数据线的终端匹配了吗?一般是地址线、时钟线在源端串电阻匹配，而数据线鲜有做匹配的，可是，如此高的串扰，如此高的过冲，我都怀疑是否ibis模型有问题了.........

请教牛人们一般都设多大间距（线边缘之间距离），好像应该设置成10mil才符合3W原则，但是我板子空间有限，比较郁闷ing！

有经验的大虾指点！

1、线宽多少看阻抗。阻抗控制在55ohm或者50ohm吧
2、线距还得看信号到参考平面的距离。如果到参考平面5mil，那么6mil的间距也算不错了，一般8mil应该可以了。
3、SDRAM的BUS上还接了别的设备么?几片SDRAM之间是怎么接的呢?这些都要考虑。

谢谢eric57

1‘5mil线宽，按照微带线标准，距离参考地5mil（实际上一般10mil）的话，阻抗才能达到60欧姆，请问55欧姆阻抗的话，线宽就不只5mil了吧?

2、确切的说，我们距离参考平面是10mil左右。看来，您认为6mil间距小了?唉，比较麻烦呀。

3、SDRAM之间是并接的形式。BUS上面只是挂接sdram和buffer总线。

谢谢指点。

距离参考地5mil（实际上一般10mil）的话，

这是什么意思?不会差这么多的。你把叠层发出来我们看看。

阻抗才能达到60欧姆，请问55欧姆阻抗的话，线宽就不只5mil了吧?

如果到参考面是５MIL,线厚0.5OZ，那么阻抗大致是５０OHM的，稍微调整下可以满足要求。没必要60OHM，太高了

2、确切的说，我们距离参考平面是10mil左右。看来，您认为6mil间距小了?唉，比较麻烦呀

距离参考面１０ｍｉｌ算很大的了，这样的距离，６ｍｉｌ的间距确实小了。3W的规则是有２种说法的，你可以查一下，就很容易明白了

多谢eric57

的确，我获得的层叠结构(这是厂家提供的默认标准，即不提阻抗要求或者层叠要求的话，就是10mil的prepreg和16mil的core。呵呵，想用默认标准，能为公司省些银子，看来实际情况不允许呀)不好，10mil间距的确太大。当我选择5mil的到地平面间距时，仿真发现串扰情况大为改观。

不过，不知道，如果得到1mm的PCB板厚，是否有些薄了?电路板边缘要插接端子的，担心ing！

几层板?可以增加其它的厚度，很容易调整的。

六层板，2、5层为plane,重要信号走3、4层了，呵呵。能和过来人讨论，实在获益非浅呀,下次，我还是尽可能把间距拉大到8mil，毕竟6mil还是有些串扰，目前，我只是手动调整了...

3,4层中间可以随意调整厚度，超级简单，可以随便调整整体板厚

如果空间很大的情况下最好做一下等长，增行3W原则，是最理想的 效果

是啊,空间如果大的话,线间距一般越大越好啦.

133MHz,等长到真的没有那么严厉,我认为200mil以内的tolerance是完全可以的,这个我还是可以打保票的！

涉及到PCB电磁兼容性要求

1：两线间距内侧的两个边的距离最低要为线宽（此处为5MIL）的两倍。

2：SDRAM设计中数据线只要你按照等长，平行规则走线就可以。最好全部线都要进行端接和特性电压上拉（VTT=1/2VCC）。

如果以上两点做好了，一般没问题。

SDRAM简单的很，5mil线宽，5mil间距，间距能拉宽尽量宽点，一般都不会出问题。

等长等等不管，布了好几次了，都没有问题。

ok

哈哈哈，看大家的回帖收益匪浅啊