微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 信号完整性分析 > 信号完整性分析讨论 > 四颗DDR IC 走线、布局问题?

四颗DDR IC 走线、布局问题?

时间:10-02 整理:3721RD 点击:
各位好,我们现在应用四颗DDR2 IC,封装BGA的,32位,原理图连接是两个两个并联,我想问各位在布局上采用何种方式会比较好? DDR2 Layout Guide 上面建议走菊花链的走线,但是即然是走菊花链的话地址线怎么做到等长?请各位帮帮我。本人才接触这种高速的PCB,有点茫然。

不应该叫菊花链,准确的说是树形走线。
              --<>
            --
           |  --<>
           |
-----------
           |  --<>
           |--
              --<> 

iometh 你好,如果像你所说,岂不是要走很多蛇形线才形。数据线还要好一点,针对地址线岂不是很麻烦。因为地址线都有到四颗DDR。数据线才到两颗。

哎,搞不定呀。

单片16bit吧?32bit的ddr2很少见。

为什么不选用单片容量大一点的,这样两片就可以了,布线容易许多。

为什么会走很多蛇形线呢?
你可以参考一下内存条的布线。
当然,你也可以走菊花链,也不需要去做绝对的等长,前提是你可能需要信号质量和时序的分析。

iometh,angelhj你们好!因为我现在刚接触这一块。我们公司硬件和LAYOUT是分开的,所以有很多东西都不是很清楚。就象iometh所说,参考内存条的走线,我还真不知道到哪里去找这种板子来做参考。

谁有这方面的板子发过来看看罗,感激不尽。

本人邮箱:no1125@tom.com

JEDEC网站上有,你可以去下载。

TN4720 DDR2 (Point-to-Point) Package Sizes and Layout Basics

去micron网站查这篇文档,对于这种对称的,建议用T型的。

怎么没有看到呀?

走菊花链可以啊,首先需要保证信号质量,在其次并不是地址信号到每个DDR颗粒都需要等长,往往地址信号的时序裕量比较大的。

建议用远端簇形,分支长度都会比较接近,等长只需做主干道的就行了。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top