差分线对之间的via对差分线的影响

我做FPGA的PCB时，每个FPGA的引脚通过过孔引到其他层走线的，有些差分线的正负线之间有很多过孔，不知道对信号质量的影响大不大?差分线上信号3G。

影响很大！可能会有很大问题.

请问楼上的做过相似的测试?

3G的差分信号，中间有过孔，肯定有问题了。赶快改回来吧。

注意長度  不要亂打via holes

3G? 不要乱打洞

3G三个以内的过孔问题不大.关键是你的阻抗控制好了还有就是布线不能太细不能超长,6inch以内吧,没有预加重或者均衡的话.

宁可把线宽线距变小也不要中间有过孔，具体可以用Hspise做个仿真看看

过来学习

谢谢大家，已经改了

差分线中有VIA的话回路是不一致的而且在VIA中地电流。差分阻抗也不连续。