想问问过来人都是怎么应对跨分割走线问题的！

典型的，如BGA下面的电源平面一定是会做电源分割的，也一定会有一些比较重要的信号线跨了分割的参考电源平面！

大家是如何处理的呢?如果不能增加plane层（成本还是要考虑的呀！），也不想加“过桥”电容（很多时候，无奈，因为没有加的空间啦！）

问题问得好，我也有同样的疑惑！

差分线跨对SI影响不大，对EMI影响非常大。如果差分有GND屏蔽，可以考虑差分跨平面。single ended 的信号跨平面对SI影响太大，要谨慎

"如果差分有GND屏蔽"

这是什么意思啊? 不懂， 谢谢

对于差分线而言，跨分割的影响要小得多，尤其是当分割平面距离差分对比较远的时候，详细的讨论参见Bogatin的书。

很多时候，跨分割是不可避免的，那就需要折中，优先保证最重要信号的参考面完整，科学安排信号层和进行分割线设计，需要针对具体情况具体分析，这里只能提下总原则。

1)能看到具体板子层叠就好了。可以考虑把分割的电源层与其他完整的平面层对换，保证关键总线不夸分割

2）只要保证一个参考平面完整就可以了，另外一个可以不完整。

非常感谢各位，不过，各位有没有遇到过不加跨接电容就一定出现问题的情况?

我现在情况应该是两个分割区都有不少电容分别接地了，跨接还需要么?------>>>>最后，我还是不放心，硬是挤出些空间，加了5个跨接电容103。到时候，如果不出问题，我就不焊接，嘿嘿，没有经验只能这样啦...

但是，有的高速线跨层（我是指那些改变了参考平面的跨层），就比较挠头了，因为走线太密集的时候，实在很难办到信号总是参考同一PLANE层，只好跨到其它层啦！------>>>>如果说，高速线跨分割区还有救的话，那么，高速信号线跨层有什么好办法救呢?

差分可以跨的。

差分有GND屏蔽的意思：如果你第2，第N-1层是GND，那么中间层走的差分是可以随便跨分割的。

高速总线，不好跨的；要么就得接很多跨接电容，而且效果有限。