微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 信号完整性分析 > 信号完整性分析讨论 > 关于8层板的阻抗控制

关于8层板的阻抗控制

时间:10-02 整理:3721RD 点击:

各位大侠,小弟要做一块8层板,层叠设计为:T,G,S1,G,P,S2,G,B,其中T和S1要走600MHz的LVDS信号,需要进行100欧姆差分阻抗控制。请问这种情况下,最通常选用什么板材,板材厚度和铜箔设为多少,布线的线宽和线距是否要根据这些板材参数进行计算?

哪位大侠能提供一个参考设计,大家有没有做过的实例,拿出来说说,也好让我们初学者学习学习!

谢谢大家了!

我现在设计的差分对是6mil的线宽,6mil的线距,如果要控制100欧姆差分阻抗,板材参数该怎么设置?

或者在最常用板材参数下,该设计多大的线宽线距?

有软件可以计算的。

跟板厂联系联系。他们会给你适当的数值的

按照俺的经验,如果是1.6MM厚的板的话,差分线外层线宽5MIL,线距7MIL,内层线宽5MIL,线距10MIL可以达到100欧姆的差分阻抗。

单端走线外层7MIL,内层6MIL可以达到50欧姆的阻抗。

叠层如下:

TOP -----------------------------------SIGNAL       1.9mil

              2116    4.5mil

LAYER2------------------------------- GND         1.2mil

               core  8mil

LAYER3-------------------------------SIGNAL()    1.2mil

               2116*2   7.8mil

LAYER4------------------------------- GND          1.2mil

                core   14mil

LAYER5-------------------------------POWER        1.2mil

               2116*2   7.8mil

LAYER6-------------------------------SIGNAL()    1.2mil

               core  8mil

LAYER7-------------------------------GND          1.2mil

                2116    4.5mil

BOTTOM-----------------------------SIGNAL        1.9mil

dddddddddd

请减少layer 4 &layer 5之间的间距。这样做好处很多

6,7层之间,2,3层之间显然距离有些大了,不知道3,6信号层到底想参考那个平面层?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top