关于差分阻抗控制的困惑

常有的高整差分信号，会要求控制差分阻抗，以及单根PCB线的阻抗。比如有个USB2.0的芯片上就要求差分阻抗为90欧，而单线阻抗为45欧。

不知大家对这个有什么看法，有时候满足了差分阻抗，单线的阻抗就不好满足了。

设置合适的线宽线间距及到参考平面的距离，两者就可以满足！

先滿足單根信號的阻抗Ｒ１，算出線寬Ｗ來，當差分線都為Ｗ時，然後再計算間距Ｄ為多少時差分阻抗為Ｒ２

通常设计中先满足差分阻抗

两者都满足很难，要两者都要满足的信号也很少

90欧差分对的单端阻抗不可能是45欧，一定比45大。

大多少依差分线对的线间距而定。

用si软件自己算一下吧

先滿足單根的阻抗的線寬,然後再在此基礎上算出滿足差分阻抗的線距就可以了.

是的，差分阻抗Z_diff = 2*Z₀*(1-k)，
这里Z₀为单线阻抗，k为两差分线间的耦合系数，当然有0<k<1。
两根走线靠得越近，k越大。

USB2.0没有说单线阻抗45欧姆，你肯定理解错了。

uPD720101

这个芯片的layout guide 中说明了

 这个问题和我目前碰到的很像，个人认为对差分线对而言，谈单端阻抗是没有意义的，而且事实上这两个条件也不可能同时满足，所以我觉得只要关心差分阻抗的值就可以了

有没有人做过测试或评估，当差分阻抗不匹配时，会造成多大的影响?

与楼上同问！

有没有人做过测试或评估，当差分阻抗不匹配时，会造成多大的影响?----差分线对关心的是差分阻抗，单端线关心的单端阻抗，基本的反射原理一致的－－不匹配就要看不匹配的范围。

差分对是比较两端电势差！所以共模抑制强！单端阻抗只要正负两线一致就可以了！

我知道单线匹配的情况，阻值不同对时序的影响是很小的。在零点几个纳秒内。

对

比如有个USB2.0的芯片上就要求差分阻抗为90欧，而单线阻抗为45欧。-----

USB 2.0 規范裡沒有要求單端阻抗為45歐！

也做不到45歐。

?45*2=90