完美时序--时钟产生和分发系统设计指南

想看全文请点击进入下面页面下载：
http://www.pcbtech.net/download/show.asp?id=161


在您设计时钟电路时是否仅仅因为某些方法在过去一直沿用，所以就采用它呢?或者您曾经使用过某个器件仅仅是因为其他设计中使用了它?这种现象在如今的设计中经常出现，特别是在时钟发生和分发电路中。
本书是由CYPRESS的工程师们编写的，目标读者是那些希望用最好的方法设计时钟电路的工程师。它重点讲述高速数字设计中时钟发生和分发电路的实施。本书材料是从许多经过时间检验的设计方案中挑选出来的，同时还对可满足更快的时钟频率需要的新技术进行了介绍。
最终目标是获得纯净、稳定的时钟。现在，许多公司投入整个部门来专门研究信号集成，他们进行仿真、设计审查以及各种分析，以确保时钟的最佳运行状态。设计者应考虑到几个影响时钟波形的因素，本书将研讨时钟设计的若干关键问题。
时钟发生器在当今的设计中起着举足轻重的作用，在对高速度的追求中，很多系统采用了同步设计方式，随着此方法的应用，对相同时钟产生各种频率以及产生许多副本的需要也随之产生。在大多数系统中，这些时钟需要彼此同相，否则，则将损失宝贵的周期时间。在保持所有器件以其峰值速率工作时，时钟之间的偏斜变得非常重要。专用的时钟缓冲器在提供纯净、精确的时钟信号方面起着主导作用。锁相环的使用还最大程度地减小了时钟之间的延时。这些器件为设计者提供了更多的灵活性，使设计者可以对齐时钟边沿，或者使时钟前移或后移，从而增大数据有效窗口。它们还可以补偿线路长度延时和独特的芯片时序，时钟缓冲器的确可以帮助工程师设计出最佳电路。
全文一共12章

顶一下，虽然这本书我已经有了

借用一下宝地，目前的下载地址是http://www.pcbtech.net/zlxz3servlet?id=161

[此贴子已经被管理员于2006-5-28 21:58:24编辑过]

thanks！

无限感谢阿鸣。谢谢。真是的爽翻了

你有了。怎么不早船上来阿。呵呵

是好书，我平时到处乱注册，至今我也不知道这本书是哪儿给我寄过来的。

没有电子版，怎么传?

谢谢阿鸣同志的无私奉献精神！

谢谢阿鸣

不错，好书。
阿鸣，你真是一场及时雨啊。

确实好书

好，非常感谢。

请问哪里有英文原版?
感觉地方翻译的不是太准确,想去对照一下.

这是英文：
http://www.pcbtech.net/download/show.asp?id=159

谢谢了,阿鸣！

虽然知道这只不过是灌水，还是忍不住上来感谢阿鸣一下。
阿鸣真是好同志阿~~~~

下载中！谢谢阿呜！

谢谢！

谢谢

thanks a lot

高人总有好东西啊

非常感谢，我也回努力的，发些资料

好书！谢谢！

我看是我電腦有問題吧.怎麼下下來全是亂碼呢

真是暈透了

感谢阿鸣无私奉献！

感谢阿鸣

谢谢你让我知道在那里可以下到好的资料，谢谢！

谢谢

不能下了

哪位大哥大姐能给我发一份吗?

非常感谢！

xiaojunzju@hotmail.com

我也想要

怎么现在下载不了了