微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 信号完整性分析 > 信号完整性分析讨论 > DDR芯片的地址线和数据线匹配阻抗是多少?

DDR芯片的地址线和数据线匹配阻抗是多少?

时间:10-02 整理:3721RD 点击:
哪位大虾指教下!

看datasheet啊。

有一个范围的 好像是45-55吧

clock 差分阻抗 90ohm+/-10%  信号线 50ohm+/-10%

看datasheet?每个IC的阻抗匹配都不一样吗?差别大不大呢?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top