高速电路和微波电路的联系与区别
我先开个头，我们经常将阻抗匹配，在高速情况下，当然还没有到达射频级别，阻抗匹配是通过源端或者终端接一个电阻（或者其他的方式AC等），但是在微波领域，阻抗匹配都是使用：阻抗网络匹配，如1/4波长等匹配。两者什么联系和区别那。
阿鸣：一起讨论讨论吧，标题直接说让我看的话，大家就不会发言了~~
[此贴子已经被阿鸣于2003-8-21 23:53:58编辑过]
确实重要，理论上清楚了，很多事情就好做了。
在那份传输线基础知识的问卷里，答案提及了一种戴维南电路的匹配用于高速电路，这似乎也是一种阻抗网络匹配吧?不懂，心虚ing
怎么没有人讨论阿。那我就在说说：
严格的说所有的电磁现象的精确描述都应该用电磁场的方式来分析，也就是用MAXWELL方程求解。包括低频电路，PCB里的所有问题。在实际中由于解三维的MAXWELL方程本身的复杂性和建模的困难，才用集总参数的模型来近似这些问题。随着传统的电路越来越快，又需要用电磁场的方式来解决问题。但也有很多近似，比如将三维的问题变成二维或一维来分析，比如传输线就变成了一维模型，而要在PCB上仿真要用二维模型，如果传输线在PCB通过了过孔，要准确的分析就要三维的了。因此说穿了高频电路和RF电路本质都是一回事，实际分析中根据可接受的要求选择适当的简化模型而已。
转贴别人的。
我了解一些阻抗匹配，可是现在还没机会从事特别高速的产品，所以基本上没怎么用。请问：在高速板中，阻抗一定要象理论那样计算那么精确吗?
那也要看什么情况下，如果是100M之内，当然也不是这么精确，那么我们可以串连33的电阻，或者使用AC并联。当然在射频时候，需要注意网络匹配了。
匹配是很重要，实际的阻抗匹配对信号的影响也是显而易见的，但是实际应用中并不会追求完全的匹配，这和很多因素有关。比如22ohm和50ohm的串行匹配在很多场合下应用没什么区别，实际波形最多只是过冲大小和沿的差别，在射频以下的设计我个人觉得不会做到很精确，只要限制在一定容限范围内即可，不可照搬书本。做设计时把匹配考虑进去就行了。
飞跃无限,你是哪里的?我现在开始怀疑你是不是我认识的人了,因为几天前我刚好跟一个物理系毕业的师兄聊到过这个问题,当时我们发现我们两个人说的匹配好像根本不是一回事,他说的就是线长与波长关系的匹配,而我只知道端接的匹配.但是还没有来得及进一步讨论下去.你不会就是我那个师兄吧
你有什么联系方式吗?比如qq或msn?我用msn比较多,cat_carl@hotmail.com,mail用的是cat_carl@ict.ac.cn我可以多向你学习一下啊.
我同意你关于计算简化的说法,我没有学过微波,具体的东西也不清楚,唯一有印象的就是自己看过一点普通物理的东西,所以说不出什么来.但是我觉得这两种方式并不是一回事,至少它们在考虑问题时恐怕不是从同一个问题方面出发的.
另外传输线虽然是1维 的,但要获取传输线的模型至少是需要2-3维场解析的.至少specctraquest是用的2维模型吧
很希望看到这方面进一步的讨论
对于端接匹配的问题,其实我们还要考虑这样一个问题:器件的误差.除了军品,最精确的电阻/电容电感也是有1%误差吧,其他情况下,5%-10%的误差都不为过.我在水木上看到有人说他的器件居然有20%的误差.所以我们进行完全精确的阻抗匹配意义是不大的.而且从我仿真的经验看,只要有一个大概合适的匹配,就可以取得需要的波形了,没有太多的振铃,太严重的上/下冲,目标就达到了.
直接的区别：（看上去）
微波电路到处是金，高速电路少些；
微波电路滤波用的是平行线，高速电路用的是电容；
微波电路匹配一般用线匹配，高速电路用电阻；
微波电路信号一般频率单一，高速电路信号频率成分多多；
微波电路PCB介质介电常数越小越好，高速电路要考虑很多（和叠层有关）；
......................................................................................
还有很多哪，哪天有时间整理一下。
说的比较实在。等着你的很多内容。呵呵
匹配很重要。
但是有一个问题，一直不能解决：PCB置办厂的加工能力。
1。国标LINE的误差是-20%到+20%。
2。LINE的厚度随电镀的差异，能达到40%
3。介质的厚度差-10%到+10%。
这三样加起来，几乎没有办法保证按照计算设计的PCB加工后是你想要的。
各位前人是如何控制的?
我也来说两句,说的不对之处请多多指教:
阻抗匹配一般采取两种匹配方式,即原端匹配与终端匹配;原端匹配由于缓冲器的输出
阻抗小采取串联一个小的电阻使串联的电阻值与缓冲器的输出阻抗之和与传输线的特征阻抗值相等,而终端匹配多采用并联端接匹配的方式,实际中一般采取原端匹配
理论上,串联的电阻是尽可能的靠近原端即驱动输出,而实际上我看到的有好多就不是这样,如:CPLD,FPGA输出的数据总线,地址总线或控制总线的端接匹配离芯片的管脚好远,
这是为什么?
谢谢！
先从理论上说：
微波电路理论和高速电路理论本是属于两个不同的学科领域，具有不同的应用范围。但由于社会的发展，IC的规模和速度迅速的增加，二者之间关系越来密切。在“快”字上二者联系密切。不过，微波快速变化的是正弦波，高速电路快变化的是脉冲波形，即表示不同。
当电路尺寸和相应的波长可以比拟时，电路中波的效应开始明显，其性质属于微波电路的范畴；而当电路尺寸可以和脉冲信号的时间参量（上升、下降时间，脉冲延续时间）所对应的波传播距离可相比拟时，同样由于波动效应而使其归于高速电路范畴。
二者相同点：
1、可以用类试的电路 方程描述。如对于传输线无论什么电路都可用电报方程描述。
2、两者均以波动效应的存在作为电路特色。
二者不相点：
1、微波电路一般用频域分析，高速电路一般用时域分析。
2、微波电路即可以工作于较宽的频段范围，也可以工作于较窄的范围，还可以工作的单频点；而高速电路必须考虑频谱范围——从直流延伸到相当高的频率。
3、传播方式不同（传播微波的不一定可传播数据）
[quote]以下是引用xiang1017在2003-8-28 22:39:10的发言：
理论上,串联的电阻是尽可能的靠近原端即驱动输出,而实际上我看到的有好多就不是这样,如:CPLD,FPGA输出的数据总线,地址总线或控制总线的端接匹配离芯片的管脚好远,
这是为什么?
我们都知道，数据线上串电阻主要是考虑阻抗匹配，但当与信号脉冲联系考虑时就还有别的功能。我们知道，对于一个确定的脉冲其上升、下降时间是确定的。这样，在保证质量的情况下，信号的传输距离是有限制的。为了增加长距离传输又要保证SI，就需要脉冲的上升、下降时间变长一些。而串一个电阻可以有这个功能。
因此，你的问题和脉冲的上升、下降时间有关系。你可以算一算，电阻离芯片的管脚不会超过脉冲上升时间8分之1的传输距离。
（这样说不知到对不对?/）
从电路设计上说：（两者除了频率范围不同外，在设计观点、选材料上也不尽相同）
微波电路设计：
1、信号可以对地层过载：必须适度控制流入接地层的信号电流，避免过量的电流流向接地层。在微波电路设计中，适当调整线宽和材料厚度可以获得最佳接地容限和阻抗。
2、微波电路接头都用SMA头子，材料用铝为基体的材料。（铝为基体的材料膨胀系数低）
3、封装设计以“高频”为着眼点。在微波器件封装一切都是 高频的观念。
4、去耦电容不是用真正的电容，用两根平行“导线”之间形成的电容。
5、考虑趋肤效应，全镀金。
6、微波电路中的许多参数都是由计算得来。如滤波网络、匹配网络等等。
高速电路设计：
1、信号可以对地层过载，其设计没有微波中的严谨。
2、芯片封装的状况影响：接地反弹较大。
3、特性阻抗控制比微波电路中的难。
4、增加接地层增加成本。
5、系统中只有用带状电缆、双绞线来连接信号端与地层。在微波系统中，至少都必须采用同轴电缆才行。
从实践上来说：
偶刚开始做高频电路时用的就是微波电路设计方法。当然，性能不好了。比如，对10G的信号，终端匹配短接用一50欧的电阻就好了。可开始时偶用的是4分之1波长的50欧阻抗匹配微带线（死了过后才知道自己错了）。而隔直用一0.1uF的电容就好了，偶还算什么线长、线宽等等。
精彩的回帖。为你鼓掌。
本人对以下这句中的信号可以对地层过载不理解，可否请高人指点以下
从电路设计上说：（两者除了频率范围不同外，在设计观点、选材料上也不尽相同）
微波电路设计：
1、信号可以对地层过载：必须适度控制流入接地层的信号电流，避免过量的电流流向接地层。在微波电路设计中，适当调整线宽和材料厚度可以获得最佳接地容限和阻抗。
谢谢！
[
em13]
hmshou 说得好！怎么送花呀?
对。我对这点也是有些迷惑，所以还请你详细的说明一下吧。
hmshou
说的详细些阿。我们这些低手都不太懂阿。呵呵
这样说就不好了。
搞的我反而不敢随便说了（怕说错了害了大家呀！）
看我能不能查到书面的解释。
书面的解释查不到了。就我的理解吧：（不一定正确）
信号对地层过载，即电流过大会产生附加直流偏值，而直流偏值过大会减少信号噪声容限。
还有，对地电流过大可能产生地弹等等后果。
无限谢谢你。可能是自己的原因，还是理解不是很好。也需要自己填充一些知识了。呵呵。
我想这中间的原因是高速数字电路中的频率成分很丰富，无法用仅适用于单一频率的1/4波长线来匹配。
同意。
对于高频电路而言，尤其是信号切换时候，由于高频频率非常的丰富，所以带宽比较宽，而单一点1/4波长的匹配只是适用于窄带的匹配。所以可能不是很合适。
为了提高1/4波长匹配的带宽，经常的做法是什么。
嗯