关于负载电容的有关问题-请高人指点

1．在高速电路中经常会用负载电容来模拟receiver input load.不知道为什么用电容来模拟?为什么不考虑输入端的输入阻抗呢?

2．在计算信号flight time的时候，一般会考虑两个因素一个是传输线的propagation time，还有一个是输入负载的影响,当输入loading很重时，会增加flight time。我想知道这个输入负载到底是怎么确定的呀，是输入impedance?还是datasheet 上的input pin capacitance?是通过RC来确定的吗?

头好晕阿！请高人指点

没人回复阿，这个问题是不是太弱智了?

1．在高速电路中经常会用负载电容来模拟receiver input load.不知道为什么用电容来模拟?为什么不考虑输入端的输入阻抗呢?

r1）高速电路的负载以容性为主，意思Xc>Xl,从近似和主要矛盾角度，因此以电容来模拟，当你所研究的电路频率越高，可能你的负载就是电感了。

2．在计算信号flight time的时候，一般会考虑两个因素一个是传输线的propagation time，还有一个是输入负载的影响,当输入loading很重时，会增加flight time。我想知道这个输入负载到底是怎么确定的呀，是输入impedance?还是datasheet 上的input pin capacitance?是通过RC来确定的吗?

头好晕阿！请高人指点

r2）源阻抗和传输线阻抗决定反射系数，当Zs>Zo,是欠阻尼驱动，会形成一个爬坡过程，因此需要较长的时间才能使信号到达Vih。输入负载是驱动端的阻抗！

谢谢你指点！

关于第二点我还有点疑问:

源阻抗和传输线阻抗决定反射系数?

我觉得只要阻抗不连续,就会有反射吧,反射系数为Z-Z0/Z+Z0，Z也有可能是负载阻抗吧,所以不理解为何"输入负载是驱动端的阻抗！".

我是这样理解的,既然输入负载可以用电容模拟,当输入loading很重时，负载电容就比较大。从而增大信号的rise/fall time.

不知道这样理解对不对?