电源完整性问题：为什么去耦电容在谐振点阻抗很小，而电源层对谐振点反而阻抗

[求助]电源完整性问题：为什么去耦电容在谐振点阻抗很小(有利于高频杂信的消除），而电源层对谐振点反而阻抗变得很大

从而不利于高频杂信的消除?

把电源-地进行建模,可以看出电源地平面是一种LRC并联电路,在交高频率时表现为高阻抗.！

但是加上了小电容不是起到了一个低阻抗的路径了吗?

高频的情况下，电容的阻抗很小的，如何电感那路走不通就走电容这条道啊【假设频率谐振在电容允许的范围内】

不太懂！

一楼的在说啥意思我就没看懂,我用candence的软件做PI也很久了,还是没看懂