微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 信号完整性分析 > 信号完整性分析讨论 > 100M SDRAM 布线等长问题请教?

100M SDRAM 布线等长问题请教?

时间:10-02 整理:3721RD 点击:

请问布线的高手们,如果是跑在100M的时钟的SDRAM布线的话,等长的要求如何?

我布的几根数据线间最大长度差距有4厘米,会不会出现时序的问题?请大家指教。

自顶一下,望高手点播一下。

我也知道精确的计算需要知道电路板的材料,走线的层,以及宽度,厚度等,

还是请有这方面经验的哥们大致谈一下。再谢。

啊,4cm可是差的太长了,肯定有问题。我们规定是50mil之内

还要看SDRAM负载数,时钟信号的布线等情况

跑100Mhz,一般来说差4cm是没有什么问题的

100M的SDRAM布线是很简单的啊!周围没有其他的信号干扰,肯定能够跑起来的!当然在布线的时候,能做好,一定要做好的哦!

一般情况下是等长,等宽,等间距(即平行),而且不等长的范围是50mil之内

i know thanks

ding lao da

了解!

看看

我有一个SDRAM,133MHZ,我的DATA线最长与最短相差为70MM,不知道可不可以跑起来?

70MM,7CM?厉害

不会

我的data线既连flash,sdram又连网卡就报错。

但割断与网卡的几根连线就能正常运行了。

是不等长的原因吗?

ps:连线没有错,网卡芯片也还没有焊上去。

SDRAM等长在50mil,那DDR,DDRII怎么办吖,在我们实际画板,DDR的数据线控制在200mil内是没有问题的

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top