微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 信号完整性分析 > 信号完整性分析讨论 > 求教fpga程序加载失败,done引脚不能变高

求教fpga程序加载失败,done引脚不能变高

时间:10-02 整理:3721RD 点击:

我的FPGA用的是xc3s250e,采用的是主从模式,可是加载总是失败,done引脚不能变高。用示波器看,显示INIT_B在加载过程中变高后一直就没有低过,请问各位大虾会是什么原因?

以下是我的连接:

prog_b通过5.1k接2.5v

M0,M1,M2接2.5v

done 通过5.1k电阻接2.5v

init_b通过5.1k电阻接2.5v

下载方法?

CCLK串电阻没有?

主从模式M0,M1,M2 应该接地吧。

问题解决了,模式配置没错,cclk原来也串电阻了,只不过单片机的时钟通过三极管连接cclk,它由cs片选控制,只不过三极管发生了自激,在cs和基极间串个电阻就好了。只不过还没弄明白自激产生原因。

把图贴上来大家讨论怎样?

图就是我的另外一个贴"请教自激问题 "

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top