FPGA接DDR2颗粒

本人正计划用FPGA做电路，接两颗DDR2颗粒。DDR2用K4T51163。有几个问题想要咨询一下，希望大家多指点！

1、两颗DDR2芯片地址线和控制线如何布置，是不是应该星形布线呢?

2、我用的FPGA是XILINX得，有数字阻抗，DDR2芯片手册上也说内部可以数字终端，但是FPGA评估板得原理图有电阻将地址线和数据线接到0.9V。疑问：这些电阻可不可以去掉呢?如果不可以，那么应该将电阻布于何处?对于跟地址线连接得电阻应该在何处跟地址线连接?跟数据线相连得电阻应该于何处跟数据线相连?

1.分别为星形

2.最好不要去掉，放置终端。

终端阻抗匹配一般都放在走线的终端

用FPGA的数字阻抗功能，会导致芯片很热。我原来调试的时候芯片就很热，以为自己哪里做错了。但是不用DCI的话跑的频率不能很高。

终端电阻放在走线的终端，那么是走线两头都需要呢，还是只需要一个啊?

如果使用DCI温度会很高，不用DCI频率就上不去，那么如果使用终端电阻是不是频率就可以上去了呢?还有，使用DCI芯片温度很高是FPGA还是DDR2呢?或是两者都很热?

最后还发现一个疑问，我的时钟用差动，那么两个DDR2颗粒如何接?要是用同一个时钟的话。

是FPGA热。
FPGA端放置终端电阻不容易放置吧，我没有这样做过，我没有确切的答案。
我的FPGA连接2片DDR,DDR之间没有共享信号，FPGA分别给他们时钟。

谢谢你，能给一份原理图看看吗?要是有这两者的PCB看看更好，呵呵

我记得防真的时候,使用DCI和DDR端加电阻,能够提高信号的质量.

但是,信号的质量有许多因素的影响.使用DCI和DDR端加电阻并不能一定保证信号的质量好.

DDR2 内存需要0.9v作为参考电压。

那么要是用仿真的话，用什么软件比较好呢?我用cadence画图的。