2.5Gbps高速差分信号线布线讨论

各位同行高手,本人从事高速PCB设计已有4年,之前设计过的高速差分都是布在内层,产品认证时从没有因为此出过问题,这此我想把高速差分布在表层(差分布线长度约2inch),有完整的地平面参考,不过我还是担心它会对整过系统产生的辐射超标,故在此请各位同行分析一下,这样影响多大?有没有这样做过的同行,先谢谢大家.

完全没有问题

我都把10G的布在表层.关键是你要在不影响阻抗的情况下进行包地处理

问题不大 但是要看是什么信号电平的  如果数据信号是CML电平的很好布在表层吧  如果是时钟不管什么电平的请布在内层   还要看EMC测的是整机还是单板  整机好一点 

小编做出板来发帖说结果 啊。等你的回复。