一个面试问题

源端串电阻，最好能使用芯片内部的电阻（如果有的话）

我面试中兴时被问到的，

请问过冲的原因是?谢谢

阻抗不匹配

终端匹配

谢谢楼上各位

请问何谓终端匹配?

长知识了！

不错,顶一下！感谢小编！

中兴怎么问这么菜鸟的问题啊。

过冲主要是因为阻抗不匹配引起的反射叠加到信号上造成的。

减小和消除反射的方法是根据传输线的特性阻抗在其发送端或接收端进行终端阻抗匹配，从而使源反射系数或负载反射系数为零。

发送端匹配的办法是串联端接，在源端加一个电阻，使得源的输出阻抗+电阻=传输线的特性阻抗。串行端接的优点在于：每条线只需要一个端接电阻，无需与电源相连接，消耗功率小。当驱动高容性负载时可提供限流作用，这种限流作用可以帮助减小地弹噪声。串行端接的缺点在于：当信号逻辑转换时，由于串联电阻的分压作用，在源端会出现半波幅度的信号，这种半波幅度的信号沿传输线传播至负载端，又从负载端反射回源端，持续时间为2TOF(TOF为信号源端到终端的传输延迟)，这意味着沿传输线不能加入其它的信号输入端，因为在上述2TOF时间内会出现不正确的逻辑态。并且由于在信号通路上加接了元件，增加了RC时间常数从而减缓了负载端信号的上升时间，因而不适合用于频率很高的信号通路(如高速时钟等)。

接收端匹配是采用并联端接，有很多种，比如简单并行端接，主动并行端接，Thevenin并行端接，AC并行端接，二极管并行端接。它们各自都有优缺点，这里不赘述了。并行端接共同的缺点就是增加PCB布线的难度。

偶去中兴给面试的上一课好了

就是阻抗不匹配罢了，源端匹配跟终端匹配两种可以解决

受教了

阻抗匹配问题

对电路不理解,受教了

业精于勤，所以面试的人问得都是自己心中有数的问题，建议lz多了解一下这方面的知识

xuexi 

还有一种方法,接收端可以加磁珠

如果驱动能力过强同样会造成过冲,不要以为都是反射造成的

牛人啊

楼上～很牛啊！

　　　我在联想面试的时候～～比以上的问题还　鸟　

　　　　你也适合给联想上一课去！呵呵．．．．

明显负载端阻抗 > 源端阻抗.进行阻抗匹配,方法很多,通常串联电阻