微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 信号完整性分析 > 信号完整性分析讨论 > 请各位大虾来看个究竟?不是高手勿进!

请各位大虾来看个究竟?不是高手勿进!

时间:10-02 整理:3721RD 点击:
           昨天想用PORTEL99SE做个PCB,把原理图画好之后,用ERC检查之后已经没有错误了.

           可是在加载网络表的时候,总是有几处发生错误,找不到对应的网络.

           原理图实在没有错呀,封装也没一个是错的!

           为何会出现这样的错误了,还请各位大虾帮我看看,到底是什么原因造成的!

           小弟感激不尽,先在这谢了!

要看到图才好说呀。最好发个资料看看。E:yb7826@126.com

看看你ERC检查的范围!

可能是你在原理图里的位号重号了,查一查出现错误的器件的位号,然后到原理图去查一查是不是有两个器件是一样的位号

这问题很多人提起,我也想知道

lz,请慎重发帖,更慎重选择题目

我认为,可能是你的原理图上的标号与pcb上的器件的标号不一样,比如:

原理图上标的为a,b,c,pcb上的器件标的为1,2,3

zhe zhong wen ti hai yao gao shou wu jin

原理图CRC没有问题,可以排除元件重号,看来是封装和原理图配合不对,如三极管的原理图画了编号为B,C,E,封装为TO92引脚编号是1,2,3。

也有可能是你的封装库太多有重名,在导入时出错。

没图怎么看

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top