微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 信号完整性分析 > 信号完整性分析讨论 > 有绕蛇行线只能在top/bottom层的说法吗?

有绕蛇行线只能在top/bottom层的说法吗?

时间:10-02 整理:3721RD 点击:

今天一个工程师这样给我说,但是想请教一下,这样做是什么道理呢?

他的话纯属虚构. 你别当真

看你板子的疊板結構,有可能你板子的正背層比較適合的啊。

没有这个说法。

主要看叠层的结构。

一般最好在参考地平面的那些层。

他纯属瞎说,如果真的讲究起来蛇形线应该是在内层好,他竟然反着说

他比较可爱,是工程师吗?

什么线?是不是考虑表层传输速度快?

没听说过

有点道理,ASUS公司的主板的设计规则都是这样规范的

这个家伙比较有"创意"啊.

那工程师是layout 的吗?不懂就别让他瞎指挥.不看看具体的,就说表面走.对于这样的工程师只能说是悲哀

我们也是这样要求的,理由是工艺上内层走线的阻抗比表层难控制,请问这种说法有根据吗?

对啊, 大部分的主板是4层板,所以蛇行线只能在top/bottom层的说法

如果是用于代替融丝的,请走在表层...

别的呵呵小样的挺有创意,还是看你的具体layer stack up

主板一般都是四层!不在TOP/BOT在电源层绕啊!

小编有说过是做主板吗?这个要看情况定了 lvds就最好是在表层绕的

小编是没有说是做主板,但是我们把问题给延伸了!

试想现在我们所设计的板子有多少线是要走蛇形的!

那么我想问你一下为什么LVDS的线要在表层绕,而以前我做的板子LVDS从来是没有在表层绕过的,我想知道这样做有什么不好!

如果说表层走线的传输速度比内层走线的传输速度快,这样要求好像还说得过去,只是从工艺上说,那表面的EMI效果要比内层效果差

这样做还是可以的,但不是一定要

也可以走内层啊。

蛇形走线一般都在内层,因为带状线才要求串扰尽可能小,所以才用到蛇形走线,所谓的带状线,指的就是有参考平面的内层的线。

如果信号频率较高,当是走在表层(元件层)好了,少打过孔嘛!

在表層傳輸速度較內層快

你的问题没有说清楚,走蛇形线是什么信号,有些重要的信号是要走表面的,这样可以少打过孔.而且微带线的传输速度比带状线快.再比如你如果是四层板那就只有走表面了.

主板一般都是4层,所以只能在表层绕

没根据

可以走

但不一定要

进来看看,学习学习

乱讲,不过不同的层长度要乘系数比较好

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top