微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 信号完整性分析 > 信号完整性分析讨论 > 请教:重要信号线的包地问题

请教:重要信号线的包地问题

时间:10-02 整理:3721RD 点击:

请教;

我接触到这样的板子

对一些重要的信号线(尤其是时钟线和高速数据线)

对起进行直下层拔空的做法

也就是说在这些线走过的地方

它们最临近的层要求拔空

然后第2或第3层(此时,第2层也拔空)为地层

这样做的目的是什么

难道就是要其他信号线和他保持安全距离吗?

是怕它们干扰别的信号?

请高手解答

谢谢!

你指的拨空是什么意思?能不能附张图。

是不是把下面的铜挖掉啊?

这倒是很少见,一般这些重要的高速线不仅要临近地布线,而且还要参考层的完整性,确保回路畅通环路最小。 小编的情况倒很少见,我猜 是不是和阻抗有关系?

以下是引用eva_wu在2004-3-29 12:46:02的发言:这倒是很少见,一般这些重要的高速线不仅要临近地布线,而且还要参考层的完整性,确保回路畅通环路最小。 小编的情况倒很少见,我猜 是不是和阻抗有关系?

我不是说了在拔空的层接下来的层就是地层

回流路径这个倒能理解也达到了要求

我就不明白

为什麽要对高速线拔空(就是把直下层的铜皮挖掉)

而且有的时候还连着挖2层

第3层才是地

搞不明白

他们的板子很多都是这样做的

有的是拔一层有的是拔2层

这个又由什么决定?

是不是有个安全间距的问题

还请高手指点

应该主要是阻抗控制的考虑,比如在线宽不修改的情况下,特征阻抗低于目标值,此时一个可行的办法就是加大和参考层的距离。你可以拿实际的叠层参数算一算,就知道了。

谢谢

但是我不知道怎么算也

能指点吗?

还有个问题

这些线的走线长度没有具体的要求

控制难道特性阻抗的方法中,

增加与参考层的距离比控制走线长度更明显?

很多软件都可以计算特征阻抗,比如Polar,SpecctraQuest,Hyperlynx,ADS..........,太多了,随便一数就有10多个。

长度一般都有约束,多数情况下是时序控制,如果是GHz上的高速互连,还要注意长线传输的高频损耗。

传输线的特征阻抗与走线长度没有关系,只与其横切面的物理参数有关,传输线上传送的是横电磁波或准横电磁波。当然,如果传输线足够短,就可以不考虑传输线效应,也就没有必要做阻抗控制了。

有一点点明白了

谢谢

这样做对信号的回流好像不大好吧,为了控制阻抗而去这样做有点舍奔求末!

挖空下面一层的铜箔,可以理解为介质厚度变高,在相应的POLAR(传输线计算软件)上可以看出,在满足特定阻抗的前提下,可以布较宽的线,这首先更利于PCB的制作,而且对信号来说也有一定的好处,只是我也看到有些单独的焊盘下面的铜箔也是一挖数层,好像与阻抗无关,就不知道是什么原因了,请指教!

还是小编厉害。挖空时为了让阻抗线变粗。这样好处还是比较多的。

1、粗线的线宽容易控制,作出来的阻抗线公差也就容易控制。

2、粗线的插入损耗比较小。

3。还没想好

还有就是,可以远离地上的杂讯干扰

这样会增加EMI吧?

受教!

这么做就是为了处理阻抗匹配的问题,怎么计算我忘了

皮皮,是你吗?我是徐立啊!

tong yi lou shang

我接触到这样的板子

对一些重要的信号线(尤其是时钟线和高速数据线)

对起进行直下层拔空的做法

也就是说在这些线走过的地方

它们最临近的层要求拔空

然后第2或第3层(此时,第2层也拔空)为地层

这样做的目的是什么

难道就是要其他信号线和他保持安全距离吗?

是怕它们干扰别的信号?

请高手解答

谢谢!以上问题作个人的回答:1.信号线所对应的参考层是那一层?2.它所经过的地方直下层拔空是避免信号被直下层屏避,不知对不对?

有可能下一层的的信号抗干扰差,而这层的信号对地又会产成较大的噪声,所以空开来吧。

阻抗和线宽成反比,与参考面和线的距离成正比;也有可能是这些信号的电流大,要求线宽些,而又有阻抗要求,所以拉远参考面吧。

以下是引用leiniao0520在2004-4-29 10:22:39的发言:

皮皮,是你吗?我是徐立啊!

老大

不要瞎叫的

你现在在哪里高就

我处理过这样的问题,但是很少对时钟信号处理。主要是为了满足阻抗和线宽,阻抗是为了反射衰减指标,而线宽是为了EMC指标。当然,有的系统将局方地和用户地分开的时候(避免地环流),也做过这样的处理。

3x

我来谈谈我的看法,一般来说小编所说的情况分为2种

1,感性元件比如大型电感线圈直下层或所有层面都要挖开。主要考虑的是感应线圈在垂直电路板的方向上的磁力线的干扰。因为感应线圈的磁力线是垂直电路板平面的。

2。高频信号的直下层或和同层周围其它信号保持足够的距离。目的主要是考虑高频信号会干扰相邻层或者同层的其他信号。因为有些相邻的层面里的很近只有3到4mil。这种情况其他信号一定要远离高速信号直下层减少高频干扰。另外一个原因是减少高频信号在回流到地平面时对地平面的阻抗。比如晶体振荡器的地铜箔是和主要地分割,只通过过孔连接到地的。原因是晶体振荡器的时钟信号是高频信号,当时钟信号回流到地平面时候会造成地平面阻抗的升高。原理是感抗等于2*3.14FL(当频率升高时感抗也会升高。)但我们希望理想地平面的阻抗可以趋紧为0 。所以高频信号的地只通过过孔连接到地平面可以最大程度的减少高频信号对地平面的应该叫功模干扰吧。

哪位用实例说明一下这么做的好处,要不很难让各位看官信服啊.

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top