有关电源去耦电容大小该什么取？

    请教一下,电源块输出的去耦电容大小应该怎么计算。芯片的电源引脚上的去耦电容又该怎么算呢?（高速电路）

     是不是和芯片的频率有关?

  请教各位大侠指点！最好详细点说,我们新手！

谢谢！

我也想知道.

一般取用100nF(0.1uF)

用104就行了

104的自振频率在16M左右，只能用在低速电路中。高速一般会用更小的,并且几个不同容值并联使用,具体选择还与负载大小，去藕时间，允许的电压纹波等因素有关。如果再讲究一点的话,引脚的数量与大电容小电容的比例都应该有所考虑.。

同意，小编还是首先搞清楚后面电路的特性再来选电容。不要盲目

一般取用100nF(0.1uF)与0.001UF并连

同意楼上的

一般104与103并联是对电源引脚要求较高的常用配置

谢谢各位的指点,发自内心地！

谢谢各位

有计算公式的 需要知道要滤除信号的频率分布 然后关联电容阻抗最小时的频率点就OK了

学习

主要跟频率和你所能容受的纹波电压的大小有关，跟负载也有一定的关系。具体可以用公式计算：对于不同的整流方式，计算公式会有一点差异。

kan kan ！

ding

和要滤除的频率有关

这个太复杂，不能笼统的讲用多少。

最好的方式方法是：保留足够数量，合适位置，合适大小，合适类型的电容位置就对了，调试时候根据情况再定什么样的。

充其量这样的工作叫调试。不叫设计电路。不赞同。

有些东西怎么讲了，电容用多大是计算出来的，也不是计算出来的，比如一个芯片电源PIN是和一个铜皮（电源岛）连接，电源岛下方是整片的GND，这样本身就构成最好的电容，那这个地方要放的电容要多大了?也许可以不放！这个芯片core跑多少频率，I/O走多少频率，有些芯片是告诉你的，有些是黑匣子，那电容放多少，放多大?所以在设计上讲，有时候不仅要考虑理论下合适，实际情况更重要，所以考虑足够的余量（比如多留个位置）、成本（合适的大小）、甚至以后降低成本的后门（Tcap的位置也摆一个ECAP，便于以后降低成本），这些些东西是计算不出来的。

实际上是很麻烦的。

用PI（电源完整） 仿真软件

参考芯片PDF中有关layout ref部分

5楼说得有好！这方面也相关书籍参考的！