求助：高速电路设计问题

现用NTSRAM存储FPGA接收的数据，速度为156M/S。我的问题是NTSRAM的数据线、地址线以及控制线，是否需要加匹配电阻?如何加?
另外，因为八个NTSRAM的地址线是共用的，如八个NTSRAM的A0都连接在FPGA的同一个引脚上。请问是否需要加总线驱动器?

1\根据仿真计算出走线的特性阻抗,有阻抗匹配原理确定加与不加,加多大/

2\拓扑走星型,时钟考虑多负载效应,不比地址线短

谢谢sk2046！可不可以讲得详细一点?如阻抗匹配原理；多负载效应。

是不是说考虑了多负载效应后可以不加总线驱动器?

我是新手请多包涵。

先仿真吧！与FPGA扇出系数和板子走线等都有关系！

用PADS2005的hyperlynx做设计前仿真，把IBIS模型加进去

具体请进http://www.runcore.cn/bbs/提问

是不是要布完板才能仿真啊?画完原理图能不能仿真呢?是用Cadence 画的原理图