微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 信号完整性分析 > 信号完整性分析讨论 > 跨分割怎么影响时序

跨分割怎么影响时序

时间:10-02 整理:3721RD 点击:
想请问一下DX,信号跨分割怎么影响时序啊?信号本身的路径没变时延应该也不会变啊?(比如:内层180PS/INCH)

BGA下面肯定是要分割的,那那些跨分割的线怎么办呢?

跨分割的时候,肯定会对延时有些影响的。只是我们一般不考虑,这个影响太小了。

在跨分割尺寸小于边沿对应走线长度的1/5时,可以不考虑

具体原理是什么?

是跨分割部分的阻抗变化引起的,一般可以忽略不计

信号避免跨分割,减少对信号完整性的影响,参考平面变化,回流路径变化。差分/CLOCK等一般要避免跨分割。

学习学习

跨分割会导致阻抗不匹配,时延变大(因为回流路径变长了,一个高速信号必须考虑包括回流在内的全部).还有阻抗不匹配导致信号质量变差,还有可能造成沿不单调.

我们在处理BGA的时候,同样是避免跨分割的,如果做不到就是加层

都是高手呀﹗學習﹗﹗﹗

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top